DDR5がAMDの第4世代EPYC™プロセッサーとの併用で、データセンターに次世代性能を実現

このストーリーにいいねする
Rating Unavailable
いいねの数

DDR5がAMDの第4世代EPYC™プロセッサーとの併用で、データセンターに次世代性能を実現

本日は、EPYC™ 9400シリーズプロセッサーベースのプラットフォームの導入により、データセンターの進化において記念すべき日となりました。マイクロンでは、次世代メモリを使用したデータセンタープラットフォームの展開が継続的に進歩していることを喜ばしく思います。AMDの第4世代EPYCプロセッサーの導入により、ソケットあたり最大96のCPUコアと12のメモリチャネルが利用可能になり、いずれの指標でも、以前のAMD世代から50%の増加となります。AMDの次世代プラットフォームのその他の重要な機能強化として、DDR5メモリへの移行が挙げられます。これにより、今日のデータ中心のワークロードに欠かせない、プラットフォームの性能と効率を最大限に高めることができます。12の利用可能なメモリチャネルにより、4,800MT/秒の導入データ速度で、最大理論帯域幅460GB/秒が可能になります。

AMDのEPYC製品管理担当コーポレートバイスプレジデントのラム・ペディボトラは、次のように述べています。「AMDの第4世代EPCYプロセッサーは、最新のデータセンターにおけるワークロード処理性能のレベルを高め続けており、同時に極めて高いエネルギー効率を実現しています。価値実現までの時間(time to value)を短縮し、総所有コストも低く抑えられるようにするだけでなく、企業のサステナビリティ目標の達成にも貢献するAMDの第4世代EPYCプロセッサーは、顧客のデータセンター運用を大きく変える力を持っています。」

データからインサイトを得る

企業が日々刻々と収集している増大し続けるデータからインサイトを得る必要性はよく知られているところです。ヘルスケア、スマートマニュファクチャリング、研究開発、自動運転などのAI対応アプリケーションはすべて、大量のデータに依存しています。さまざまなソースからの膨大なデータからインサイトを引き出すには、演算、ストレージ、拡張可能なメモリ帯域幅のバランスが取れた高性能サーバーでの複雑なアルゴリズムの実行が必要です。

10年以上にわたり、サーバーはメモリアーキテクチャーはそのままに、CPUに処理コアを次々と詰め込んできましたが、性能のバランスが犠牲になっていました。結果として、CPUコアあたりのメモリ帯域幅が減り、メモリが現在のデータセンターアーキテクチャーのボトルネックになっています。サーバーアーキテクチャーは、プロセッサーがメモリ内の大量のデータに直ちにアクセスして、より効率的に動作できるようにするために、この不均衡に対処する必要があります。

DDR5への移行

AMDの第4世代EPYCプロセッサープラットフォームの発売によって、基盤となるサーバーアーキテクチャーは、この不均衡に対処することになり、ここでマイクロンDDR5がテクノロジーのゲームチェンジャーとなります。データセンター向けに設計され、データレートが高速化され、バンクグループが2倍、バンクが2倍、バースト長が2倍になり、リフレッシュスキームも改善されているため、DDR5はDDR4に比べて実効帯域幅とバス効率が向上しています。これらの改善に加えて、DDR5はモジュールごとに2つの独立チャネルを実現しており、システム内の利用可能なメモリチャネルが倍増しています。導入時のDDR4と比較して、メモリ性能がほぼ倍増している機能強化で演算性能と効率が向上し、AIトレーニング、インメモリデータベース、複雑な可視化などのデータ集約型ワークロードに対応することができます。

DDR5は、利用可能帯域幅を大幅に改善するだけではなく、データセンターやエンタープライズサーバーで増大する密度の要件を満たすために、高い信頼性で継続してスケーリング可能である点においても重要です。DDR5は、コアDRAMのタイミングを最適化して高密度モノリシックデバイス(最大64Gb)を可能にし、エラーチェックとスクラブ機能を備えたオンダイエラー訂正を追加し、データの完全性をさらに向上させ、システム自体の負荷を減らします。

これらのDDR5機能の詳細については、次のMicron.comのテクニカルブリーフを参照してください。 Micron® DDR5 SDRAM: 新機能、 Micron® DDR5: 主なモジュール機能。

エコシステムの実現

CPU、メモリ、I/Oの各テクノロジがすべて同時並行的に進歩する中で、エコシステムが連携して、あらゆるシステムコンポーネントの準備が整っていることを保証することが重要です。マイクロンは、他の市場リーダーがDDR5に対応することができるように、その役割を果たしています。マイクロンは、技術支援プログラム(TEP)を通じて、CPUやASICの設計者、システム設計者、デザイナー、OEM、インテグレーター、販売業者、新興企業、および特定のエンタープライズ/データセンターの顧客が、重要な設計仕様、モデル、文書、サンプルを利用することができるようにしています。これらのリソースは、マイクロンの製品やリソースだけにとどまらず、チップやシステムレベルの設計を支援することができるエコシステムパートナーにもアクセス可能となっています。詳細は、エコシステムポータルをご覧ください。

次世代メモリでインサイトを推進

ますますデータが重要資産と見なされるようになり、企業にとって収集、保存、解釈が喫緊の課題になっています。世界中の業界が、インサイトやイノベーションに向けてデータを活用しています。DDR5は、データ処理をさらに迅速化・効率化します。データセンターにDDR5を導入するタイミングは今が最適です。理由は、最新の予測では2025年までに世界で生成されるデータ量が2倍以上になり、180ゼタバイト1という驚異的な量に達するからです。マイクロンは、AMDの新しい第4世代プラットフォームのリリースをサポートし、データセンターへのDDR5導入を促進することを誇りに思います。

データセンターのワークロードの増大する需要に応えるために、マイクロンは、データセンターエコシステムによるDDR5の移行とそれ以降への実現を今後も推進します。私たちは、データセントリックな世界で進化しつつあるメモリ需要に対応するため、絶えず革新を進めています。そこでは、ワークロードのデータ集約度が増大し、アルゴリズムが複雑化し続けています。マイクロンはこの新しい世界に向き合い、献身的で価値あるパートナーとして、今日のデータセンターにDDR5を提供し、パートナーと共に明日の課題に取り組んで行きます。

詳細は、www.micron.com/ddr5をご覧ください。

1出典: IDC, Global DataSphere, March 2021

Picture of Brian Drake

筆者経歴

ブライアン・ドレーク

ブライアンは、17年にわたるDRAMの専門知識を生かして、超大規模顧客向けのDDR5ソリューションに特化したデータセンターセグメントの戦略策定を統括しています。マイクロンに入社する前は、製品エンジニアリングを6年間務め、DRAM製品の開発・実現・保守を担当するチームを統括し、貢献しました。マイクロンに入社する4年前は、インフィニオンとキマンダでDRAM試験プログラムエンジニアとして勤務しました。

+
+