デバイス開発職

+

デバイス開発職 / Device Development

トランジスタ、キャパシタなどにおける新技術の確立や、プロセス開発の成果をインテグレート(統合)し、DRAMなどの半導体デバイスのウェハ処理工程の統合を行います。製品に要求されるトランジスタ性能、配線性能を引き出し、高性能・高信頼性を維持するとともに、低コストでの量産を実現するウェハ処理工程の確立を担います。

WorkStyle_1    インテグレーション
より小さいチップサイズの実現はDRAM開発にとって重要な課題であり、競合他社間で凌ぎを削っています。 インテグレーションは、微細化にともない、高まるトランジスタやキャパシタの高性能化要求に応えるため、トランジスタの2次元構造化やゲート電極材料に応えるため、トランジスタの3次元構造化やゲート電極材料のメタル化、 また、キャパシタには新材料を導入して、メモリセルを構造設計・開発すると共に周辺回路用トランジスタとメタル配線プロセスを統合し、低コストでの生産性の高いDRAM製品の全生産プロセスを構築していきます。

WorkStyle_2    デバイス素子設計
デバイス素子設計は、PC、デジタル家電やスマートフォンをはじめとするモバイル機器など様々なDRAMの用途に応じてトランジスタを設計することが主な業務です。また、製品の高速・低消費電力化を実現するため、低コストかつ信頼性の高いトランジスタ開発が求められており、ゲート絶縁膜用の新材料や、極浅接合形成等の最先端技術の開発も重要な業務のひとつとなっています。現在、最先端DRAMに使用されているトランジスタのサイズ(ゲート長)は物理的な極限の領域に踏み込もうとしており、新技術を駆使してブレークスルーを果たすことが必要になっています。 このため、社内や国内に限らず、海外の研究開発拠点と議論を交えながらトランジスタの高性能化を行っています。さらに、半導体製品開発の基盤を支える業務です。

WorkStyle_3    物理的解析技術
DRAMの開発では、常に高いハードルを越えていく必要がありますが、チャレンジして成功することもあれば失敗することもあります。失敗からは何が問題だったかを科学的に理解し、プロセス改善を繰り返して課題を克服することが必要です。物理解析は、失敗から学ぶための技術と言っても過言ではなく、デバイス上で発生する数nm以下の特異事象を解明するために、高分解能のTEMをはじめ最先端のSTEMやSEM、微細な領域の加工や配線形成を行うことの出来るデュアルビームFIB、さらにナノスケールのデバイスを直接電気的に評価できるナノプローバーなどを駆使して行っています。当社では原子レベルの物理現象を解明し、世界トップレベルの解析技術力を誇っており、その成果は、製品の品質改善、歩留まり改善に大きく貢献しています。

+