デザインツール
企業情報

DDR5と第4世代Intel® Xeon® スケーラブルプロセッサーで性能を再定義

クリシュナ・ヤマランキ | 2023年1月

データセンターの顧客から寄せられる要求はますます厳しくなっていますが、データやサービスへのユビキタスなアクセスへの依存度が世界規模で高まっていることを考えると、これは当然の結果と言えます。データセンターのインフラストラクチャに対する要求が高まるにつれて、性能と信頼性が常に要求されます。

世界をリードするプロセッサーやサーバーのベンダーは、世代を重ねるごとに、性能を強化した新しいプラットフォームを提供してきました。しかし、プロセッサーの改善だけでは性能と信頼性のニーズを満たすことが難しくなりつつあります。これは、プロセッサーのコア数が増加を続けるに伴い、DDR4メモリが十分な帯域幅を提供できなくなっているためです。そのため、DDR5メモリの業界導入は、重要な強化ポイントとなります。これによって、メモリの壁は打ち破られ、100以上のコアを搭載したサーバーがスケーラブルで高性能なメモリにアクセスし、完全な性能と効率性を発揮することが可能となるでしょう。しかし、プラットフォームのサポートが必要なため、これまですべてのデータセンターの顧客がこの画期的なDDR5テクノロジーを使用できるわけではありませんでした。

現在では、そのようなことはありません。2023年1月10日、Intel®は、DDR5メモリをサポートする最初のサーバープロセッサーをはじめ、Intelによる数々の新機能を含む、第4世代Intel®Xeon®スケーラブルプロセッサーファミリープラットフォームを発売しました。これらのプラットフォームは、ミッションクリティカルなインメモリストレージおよびネットワークワークロードに対して、より高いデータスループットを提供することを目的としています。Intelプラットフォームに依存するデータセンターの顧客に、これらの新しい高性能システムを提供できることを待ち望んでいるサーバーベンダーは数多く存在します。そこで、ビッグニュースです!

DDR5をすべての人々のために

マイクロンは、顧客が直面する性能の課題に対処したいと考えており、データセンターのワークロードの性能と効率の改善のため、優れたMicron DDR5メモリを開発しました。Intelとのコラボレーションは、クライアントからデータセンターまでクラス最高のユーザーエクスペリエンスを実現することを優先し、Intel Xeonスケーラブルプロセッサーで、発売時にメモリの大規模な検証を行えるようにしています。Intel、マイクロン、主要サーバーメーカーは、最新の第4世代Intel Xeonスケーラブルプロセッサーファミリーを搭載し、16GB、32GB、64GBの容量を備えたDDR5レジスタードメモリを検証しており、これらの新しいシステムでこれまでにない性能とスケールを実現しています。 

DRAMメモリは高度に標準化されていますが(JEDEC(電子デバイス技術合同協議会)を通じて堅牢な標準と仕様を開発しているマイクロンなどの会社による努力のたまものです)、高性能で信頼性の高いサーバーソリューションを構築するには、依然としてエコシステム全体で多大なコラボレーションが必要です。データセンターソリューションが細分化されるにつれて、テクノロジーはより一層重要となっていますが、それは一夜にして実現することではありません。DDR5メモリと第4世代Intel Xeonプラットフォームソリューションへの取り組みは、かなりの期間をかけて続けられてきました。

実行可能性の持つ重要な役割

マイクロンは、システムベンダーがスムーズに市場投入できるようにするため、早期にコンポーネントとプラットフォームを実現すること(イネーブルメント)が重要であることを長い間認識してきました。そのため、2020年にマイクロンの革新的なDDR5テクニカルイネーブルメントプログラム(TEP)が創出されました。このプログラムでは、パートナーをサポートするため、データセンター、クライアント、インテリジェントエッジ、クラウド向けDDR5ベースのコンピューティングプラットフォームの設計、開発、立ち上げの際に必要なテクニカル仕様、温度、その他の重要な情報へのアクセスを提供します。現在までに、エコシステム内の160を超えるユニークな会社が、自社のコンポーネントやシステムの構築、テスト、検証を行うプログラムに登録を行っています。

Intelと共同で行っている本日の発表では、マイクロンのメモリがIntelのボリューム検証テストの一部になるため、プロセッサーの電源投入、初期の検証、共有のエンジニアリングサンプルから製品リリースまで、Intelとマイクロンがどのように協力しているかを紹介しています。結果として、マイクロン製メモリの108種類の構成が、第4世代Intel Xeonスケーラブルプロセッサーで検証されました。この作業は、合理化された顧客エクスペリエンスと、顧客のニーズに応えるソリューションスケールの選択を可能にするために不可欠なものでした。 

最初のDDR5プラットフォームが市場に登場したことは喜ばしいことですが、まだスタートラインに立ったにすぎません。Intelとエコシステムとのコラボレーションは、次世代DDR5のテストと検証を通じて継続されています(JEDECは将来の速度制限を5600、6400、8800MT/秒に引き上げる仕様を定義しています)。

性能の改善

当然ながら、新世代のプラットフォームによって、性能の改善が期待されます。そして、マイクロン製DDR5メモリを搭載した第4世代Intel Xeonスケーラブルプロセッサープラットフォームが実現します。マイクロンとそのエコシステムパートナーは、最新世代のプロセッサーを搭載したDDR5によって実現される性能の向上を紹介する追加の資料やブログを公開する予定ですが、その内容を理解していただくため、次の例を挙げます。

マイクロン製DDR5でSPECjbbの実行速度が1.48倍に。

マイクロンDDR5、第4世代Intel Xeonスケーラブルプロセッサーにより広い帯域幅を提供

SPECjbb®2015ベンチマークは、最新のJavaアプリケーション機能に基づいた性能を測定するためにゼロから開発されました。これは、Java仮想マシン(JVM)ベンダー、ハードウェア開発者、Javaアプリケーション開発者、研究者、学術コミュニティのメンバーなど、Javaサーバーの性能に関心のあるすべての方々に関連しています。このワークロードは、eコマースのワークロードの代表例です。

DDR4システムは205GB/秒のメモリ帯域幅に対応し、DDR5システムは307GB/秒に対応できます。

このワークロードのテストに使用されたソフトウェアスタック

  • DDR4およびDDR5システム用のSUSE Enterprise Linux (SLES) 15 SP4
  • SPECjbb 2015 バージョン1.03

テスト環境

  • マイクロンDDR4 3200MHz 64GBレジスタードメモリおよびデュアルソケットの第3世代Intel Xeonスケーラブルプロセッサー(40コア、3.4GHz)を搭載したDell R750システム
  • マイクロン製DDR5 4800MHz 64GBレジスタードメモリおよびデュアルソケットの第4世代Intel Xeonスケーラブルプロセッサー(56コア、3.8GHz)を搭載したDell R760システム

テスト結果

  • DDR4システムは、マイクロンDDR4 3200 MHzおよび第3世代Intel Xeonスケーラブル8380プロセッサーを搭載したDell PowerEdge R750デュアルソケットで、408GB/秒の速度を達成し、1秒あたりのCritical Javaのオペレーション回数は135269回でした。
  • DDR5システムは、マイクロン製DDR5 4800 MHzおよび第4世代Intel Xeonスケーラブル8480プロセッサーを搭載したDell PowerEdge R760デュアルソケットで、614GB/秒の速度を達成し、1秒あたりのCritical Javaのオペレーション回数は200288回でした。

改善された信頼性

誰もが性能の向上を望み、期待していますが、データは非常に価値の高いものであり、顧客は彼らのデータとサービスの信頼性、完全性、可用性に利益をもたらす機能強化を高く評価しています。マイクロン製DDR5には、従来のサーバーのRAS(信頼性、可用性、保守性)機能を強化する新機能がいくつか含まれているため、新たな価値がもたらされます。  

  • オンダイエラー訂正コード(ODECC)
  • エラーチェックおよびスクラブ(ECS)
  • 同一バンクリフレッシュ 
マイクロンDDR5の画像

オンダイエラー訂正コード(ODECC)は、DDR5仕様に含まれている進化機能で、顧客の品質を向上させ、将来のスケーリングを可能にするために設計されたものです。ODECCによってDDR5は、すべてのシングルビットエラーコードを、ホスト中央処理装置/画像処理装置への送信前に排除できます。これは、オンチップのRAS(信頼性、可用性、保守性)を補完し、多くの高度なサーバープロセッサーに見られる統合メモリコントローラの負担を軽減します。

ODECCの仕組みの簡単な概要を次に示します。DDR5への書き込み操作で128ビットのデータごとに、8ビットコードが生成され、DRAMによって格納されます。読み取り操作が発生すると、DRAMは結合されたデータ文字列を評価し、シングルビットエラーを修正します。

さらなるメリットとして、DDR5にはエラーチェックおよびスクラブ(ECS)機能も導入されており、シングルビットエラーが検出された場合、デバイスが内部でデータを修正します。ECSは、24時間以内(推奨)に手動または自動で実行できます。エラースクラブが完了すると、DDR5は修正されたエラーの数をレポートできます。

最後に、低レイテンシーアプリケーションは、新たに搭載された同一バンクリフレッシュ機能を使用して、アプリケーションの可用性と応答性を向上させることができます。DDR4がすべてのバンクを同時にロックおよびリフレッシュするのに対し、DDR5はきめ細かいバンクリフレッシュ機能を介して、より多くのアクセスを提供できます。同一バンクリフレッシュを使用すると、一度に1つのバンクをリフレッシュするため、他のすべてのバンクグループが使用可能な状態に保たれ、プロセッサーはそれらのデータにアクセスすることができます。

これらはDDR5で利用できる新機能のほんの一例ですが、この新しいメモリにはさらに優れた特徴があります。詳細については、こちらをご覧ください。

DDR5はユビキタス

Intelが行った、第4世代Intel Xeonスケーラブルプロセッサーの最新発表により、DDR5対応プラットフォームの可用性が大幅に向上しました。すべての主要データセンタープラットフォームの顧客が、驚異的なレベルの性能、効率性、信頼性を備えた、新しいシステムにアクセスできるようになりました。マイクロンは、パートナーのすべてのエコシステムと協力して、これらのプラットフォームとソリューションが適切なマイクロン製DDR5メモリのオプションを備えていることを確認し、プロセッサーのコア数が増加してもデータが妨害されずに順調に流れることを可能にすることで、真の顧客価値をお届けします。

Sr Manager, Ecosystem Enablement

Krishna Yalamanchi

Krishna is a Senior Ecosystem Development Manager, focusing on DDR5 and CXL solutions. Previously, Krishna lead SAP HANA migration for Intel IT, launched 3rd and 4th generation Intel Xeon for SAP workloads via their partner ecosystem for SI’s, OEM’s and Cloud Service Providers.