よくある質問（FAQ）

はい。マイクロンの1.35V部品はすべて1.5Vのものと互換性があります。

はい。マイクロンは、モードレジスタを使用してDLLを無効化するオプショナルの機能「DLL無効モード」に対応しています。この機能により、DRAMの動作周波数を125MHz以下にすることが可能です。ただし、タイミングに関しては、リフレッシュインターバルの規定を引き続き厳守する必要があります。また、DLL無効モードで動作させる場合は、特別な条件が適用されます。詳細については、デバイスデータシートを参照してください。

- tCKavg = 2.5ns ～ <3.3ns, CWL = 5 - tCKavg = 1.875ns ～ <2.5ns, CWL = 6 - tCKavg = 1.5ns ～ <1.875ns, CWL = 7 - tCKavg = 1.25ns ～ <1.5ns, CWL = 8

マイクロンでは、1Gb、2Gb、4Gb、8Gbの密度で対応しています。

DDR3では8nプリフェッチアーキテクチャーを使用しているため、本来のバースト長4（BL4）では動作しません。これを解決するために、DDR3ではバーストチョップモードを搭載しています。この機能は次世代SDRAMでも利用可能です。DDR3でバーストチョップを使うことにより、バースト転送の最後の4bitがマスクされます。したがって、バーストチョップ4（BC4）のタイミングは本来のBL4とは異なります。READ-to-WRITEに関しては、［WRITE-to-READ］を選択し、次に［WRITE-to-PRECHARGE］移行を選択すると、システム上でBC4モードのクロック減速が達成されます。READ-to-READまたはWRITE-to-WRITEの移行を行う場合、タイミングはBL8と同様にします。クロック減速は生じません。DDR3はBC4かBL8のみに対応しています。ただし、これらの間でアドレスピンA12を介してスイッチを行うオンザフライ（OTF）オプションもあります。詳細についてはデバイスデータシートを参照してください。

ダイナミックODT（Rtt_WR）を使用すると、WRITE中に「モードレジスタセット」コマンドを実行せずに、DRAMの終端値を変更することができます。Rtt_WrおよびRtt_Nomを有効にすると、DRAMはWRITEバーストが開始した時点で終端値をRtt_NomからRtt_Wrに変更します。バーストが完了すると、終端値はRtt_Nomに戻ります。Rtt_WrはRtt_Nomとは個別に使用することができますが、終端されるのはWRITEのみとなります。

ZQCLとは、ZQ Calibration Long（ZQキャリブレーションロング）の略です。このコマンドは、処理が完了するのに512クロックを必要とするコマンドで、電源投入・初期化シーケンス中に必ず発行しなければなりません。電源投入と初期化が完了すると、このコマンドはDRAMがアイドル状態であればいつでも発行することができます。後続のコマンドは246クロックのみを必要とします。このコマンドは、ZQCSで対応できるインピーダンスのエラー補正量よりも多くの補正を必要とする場合に使用します。ZQCSとは、ZQ Calibration Short（ZQキャリブレーションショート）の略です。このコマンドはDRAMがアイドル状態であればいつでも実行することができます。1回のZQCSコマンドで最小0.5%のインピーダンスエラーを補正することができ、完了するには64クロックを必要とします。

MPRとは、Multi Purpose Register（多用途レジスタ）の略です。この特別なレジスタは、DRAMがあらかじめ定義されたデータを出力できるようにするためのものです。データは1bit幅で、プライムDQから出力されます。マイクロンのDDR3部品では、プライムDQはx4/x8でDQ0、x16でDQ0/DQ8となっています。MPRでは2つの場所が定義されています。1つの場所では、あらかじめ定義されたデータのバースト（01010101）が出力されます。もう1つの場所は、オンダイ式熱センサーからリフレッシュトリップポイントを出力する場合に使用されます。

DDR3 operates at Vdd = VddQ = 1.5V ±0.075V. DDR3L operates at Vdd = VddQ = 1.35V (1.283–1.45V)

デフォルトのインピーダンスは34Ωです。このインピーダンスは、外部の240Ωレジスタ（RZQ）に対するキャリブレーションに基づいています。

RESET#ピンはDRAMに対するマスターリセットとして使用されます。これはアクティブLOWの非同期入力です。RESET#が有効になると、DRAMの出力は無効化され、ODTはオフ（High-Z）状態になります。DRAMのカウンター、レジスタ、データは不定となります。RESETは電源投入・初期化シーケンスの一環として必ず実行する必要があります。このシーケンス中は、RESET#をLOW（最小200µs）で維持しなくてはなりません。電源投入・初期化が完了した後は、いつでもRESET#を有効にすることができます。有効にする場合、RESET#をLOW（最小100ns）で維持し、すべての初期化を実行する必要があります。

DDR3モジュールでは、シグナリングを向上させるために、Fly−by（フライバイ）テクノロジーをコマンド、アドレス、制御シグナル、クロックに適用しています。このテクノロジーは、シグナルルーティングが原因で、DRAM上のクロックとDQバス間に固有のクロックスキューを生じさせます。ライトレベリングは、システムコントローラがDRAM上でクロックに対するDQストローブ（DQS）のスキューを除去する方法です。コントローラは、DRAMが提供する簡易フィードバック機能により、スキュー量を検知して補正を行うことが可能になります。

ZQキャリブレーションのコマンドは、専用のレジスタ（240Ω±1%）がDRAMのZQピンからグランドに接続されている場合に、プロセス、電圧、温度にわたってDRAMの出力ドライバー（Ron）とODT値（Rtt）を補正するものです。DDR3には、ZQキャリブレーションロング（ZQCL）とZQキャリブレーションショート（ZQCS）という2つのキャリブレーションコマンドがあります。ZQCLは通常、電源投入、初期化、リセットシーケンス中に使用されますが、システム環境によっては、コントローラが随時発行することもあります。ZQCSは、電圧と温度の小さな変動を考慮して周期的なキャリブレーションを実行するために使用され、短時間で完了する必要があります。

DDR3は、120、60、40、30、20ΩのRtt_Nom値に対応しています。ダイナミックODT値（RTT_WR）は120Ωと60Ωです。

はい。DDR3は0～95°CのTCASEに対応しています。

DDR2-1066を2つのスロットで使用するのは現実的ではありません。シミュレーションでは許容可能なマージンが示されていません。

on-dieターミネーション（ODT）の電力はアプリケーションに大きく依存しています。ODTはさらに、DRAMのEMR設定によって変動します。DDR2電力計算機を使用して消費電力の値を判断してください。

2点間システムでは、ODTはWRITEサイクルでのみ有効となります。アイドル状態およびREADサイクルでは電力を消費しません。こうしたインスタンスにおいて、オンボードターミネーションは電力を消費します。ODTの消費電力は、一般的なアプリケーションでは、DDR2 DRAMの合計消費電力の約2～3%となります。

VREFピンはリーク電流を別として電力を消費しません。その場合のリーク電流も5µA未満となっています。

いいえ、VDDQ/2で維持される必要があります。

技術的には可能ですが、SDRAMで電圧マージンが失われるため、お勧めはしません。

DLLをオフにしてもDRAMが動作する場合もありますが、このような操作はJEDECによって文書化もサポートもされていません。したがって、DLLを無効化して実行する場合、各DRAMの設計とは異なる動作になる可能性があります。マイクロンでは、DLLを無効化したDRAMの使用に対応しておらず、保証もいたしません。DLLを無効化してDRAMを動作させると、故障やDRAM出力タイミング仕様の違反が生じる可能性があります。

RDQSの唯一の目的は、x4 RDIMMシステム上でx8 RDIMMの使用をサポートすることです。このRDQSピンによって、x8 DDR2 SDRAMは2つのx4をエミュレートすることができます。

最大値は設計の実装によって異なります。データの設定とホールドタイミングは150ps以上のマージンで設計されているはずです。データシートにはテーブルを定格低減するシングルエンドDQSスルーレートがあり、タイミングの分析に使用する必要があります。シグナル・インテグリティのシミュレーションとハードウェア特性評価を用い、計算したタイミングを綿密に分析することをお勧めします。

READを実行する場合、DRAMはストローブとデータをエッジ調整します。大半のコントローラはストローブを感知し、データウィンドウの位置を決定します。こうした緻密なストローブ／データ調整では、各DRAMに内部DLLがあることが必要になります。DLLは有限周波数で実行するようになっており、この数値は各DRAMのデータシートに規定されています。DRAMをこの規定値に従わずに実行すると、DLLに予測不可能な動作が生じる可能性があります。DRAMの動作テストはデータシートの規定値に基づいて行われています。マイクロンは、規定値に従わずにDRAMを動作させることをお勧めせず、保証もいたしません。

Yes, all speed grades are backward-compatible. So, -5B can run at -6T timing and -6T voltage levels (2.5V). At DDR400 speeds, Micron parts require (in compliance with JEDEC standard) Vdd = VddQ = 2.6V ±0.1V. At slower speed grades (DDR333 through DDR200), the Micron parts are backward compatible, only requiring Vdd = VddQ = 2.5V ±0.2V

マイクロンのDDR SDRAMではVREFを供給するために個別のレギュレーターを使用する必要はありません。ただし、VREFはすべてのシングルエンド入力の参照電圧であるため、ひとつの基板上で複数のICとレギュレーターを共有するか、VDD電力に電圧分離器を使用することで生じるノイズにより、ノイズマージンが直接影響を受ける可能性があります。多くのマルチドロップシステムでは、DDRメモリの電圧レギュレーターを指定しています。その他、ポイントツーポイントメモリを組み入れているシステムでは、VDDとVSS間で単一の電圧分離レジスタネットワークを使用するのが一般的です。システム設計者は、それぞれのシステムの特徴を踏まえた上で優先事項と妥協点を検討し、そのシステムにとって最適な電力供給方式を採用する必要があります。

マイクロンは今後数年間、引き続きSDRをサポートする予定です。詳細については、マイクロンの営業担当者までお問い合わせください。

マイクロンは今後数年間、引き続きDDRをサポートする予定です。詳細については、マイクロンの営業担当者までお問い合わせください。

はい。VREFはセルフリフレッシュでも必要です。すべてのDDRコンポーネントのオンチップアドレスカウンターはセルフリフレッシュモード中も稼働しているため、VDDはデータシートの規定値に基づき維持される必要があります。繰り返しますが、DDRメモリをセルフリフレッシュモードにした後でVREFを無効化してはいけません。無効化してしまうと、セルフリフレッシュモードが強制終了する可能性があります。VREFはほとんど電力を消費しないことを念頭に置いてください。VREFが消費する電流はVTTやコアVDDに比べてほんのわずかです。DDRコンポーネントは通常、作動ペア共通ソース増幅器をSSTL_2インプットレシーバーとして使用しています。この回路ではVREFピンがインプットとして使用されるため、消費電流は少ないものとなります。消費電流がきわめて少ないため、このデバイスのインプットリーク電流（最大5µA）がVREFピンの最大消費電流とみなすことができます。通常、VTTの電力は基板上の別の場所から供給されており、その仕組みはDRAMデバイスなどのモジュール／システムで使用される他のコンポーネントによって異なります。

tWPSTの最大規定値はデバイスの上限値ではありません。デバイスはこのパラメーターを超えた値でも稼働しますが、システムパフォーマンス（バスターンアラウンド）は低下します。

リフレッシュ時間（tREF）内にすべてのROWアドレスがREADまたはWRITEされる場合、リフレッシュを実行する必要はありません。（ROWアドレスとは、リフレッシュサイクルの数値を参照した行番号です。例えば、 8,192/64msの場合、行番号は8,192となります）。DRAMでROWアドレスを選択すると、リフレッシュと同じアクションが実行されます。したがって、REFRESHコマンドを実行する必要はありません。

マイクロンでは、未使用のデータピンをHIGHかLOWに固定するよう推奨しています。DRAM製造でCMOSテクノロジーを使用しているため、フローティングになったままのデータピンはノイズの影響を受けやすく、ランダムな内部インプットレベルが生じる可能性があります。未使用ピンはレジスタを介してVDDかグランドに接続することができます。

NC（No Connect）ピンとは、内部で接続されていない、または接続を許可されていないデバイスピンを意味します。マイクロンでは、NCピンに外部接続しないことをお勧めしています。ただし、うっかり接続してしまったとしても、デバイスの動作には影響を及ぼしません。NCピンは将来の使用のために取り置かれている場合もあります。こうした取り置きについて確認したい場合には、NCピンのデータシートを参照してください。NF（No Function）とは、デバイスに電子的に接続されているが、デバイスの運用で全く機能していないデバイスピンを意味します。マイクロンでは、NFピンに外部接続しないことを強くお勧めしています。DNU（Do Not Use）ピンとは、内部で接続されているかどうかにかかわらず、外部接続が許可されていないデバイスピンを意味します。マイクロンでは、DNUピンに外部接続しないよう要求しています。詳細については、DNUピンのデータシートを参照してください。

マイクロンのテクニカルノート「サーマルアプリケーション」（TN-00-08）の3ページ目を参照してください。機能性や動作以外の質問であれば、DDR SDRAMのデータシートに規定されているストレージ温度の上限値を参照してください。

Yes, all speed grades are backward-compatible. So, -5B can run at -6T timing and -6T voltage levels (2.5V). At DDR400 speeds, Micron parts require (in compliance with JEDEC standard) Vdd = VddQ = 2.6V ±0.1V. At slower speed grades (DDR333 through DDR200), the Micron parts are backward compatible, only requiring Vdd = VddQ = 2.5V ±0.2V

マイクロンのSDR SDRAMデータシートでは、アクセスやプリチャージ状態の時はクロック周波数を安定させるように規定しています。ただし、マイクロンではお勧めしていませんが、SDRAMにはDLLがないため、ダイナミックにクロック周波数を変更することは可能です。設計上、周波数の変更が求められている場合には、LMRやCASレイテンシーの変更を行わなくても、SDRAM周波数を低くすることは可能です。周波数を高くする場合には、tCKとCASレイテンシーの仕様に準拠していることを確認してください。どちらの場合でも、データシートで規定しているその他のタイミング規定値を必ず遵守するようにしてください。

SDR SDRAMにはDLLがないため、クロック周波数の最小値はありません。 However, if the device is clocked at lower frequencies, it is still important to maintain a reasonably fast slew rate on the clock edges to avoid risk of setup and/or hold-time violations. Also, for operating frequencies of 45 MHz, tCKS = 3.0ns. 詳細については、「SDRAMスルーレート違反のLVTTLディレーティング」（TN-48-09）を参照してください。

はい。CK/CK#とDK/DK#の入力バッファは真の差動入力です。いずれのクロックも、RLDRAMデータシートで定義されている「クロック入力動作条件テーブル」の規定値に準拠していなくてはなりません。

はい。ただし、on-dieターミネーション（ODT）が有効になっている場合、DNUピンはVTTに接続されます。このような状態でDNUピンをGNDに接続すると、VTTの消費電力に大量の負荷がかかることになります。

 簡易な4つのコマンドセットと短縮されたサイクルタイム（7ns tRC）を特徴とします。

マルチバンクWRITEとは、SRAMのようなランダムREADアクセスタイムを許可する機能です。この機能を使うことにより、RLDRAM 3の低tRC（<10ns）をREAD中に最大75%まで低減することが可能になります。RLDRAM 3モードレジスタを介して、１、2、または4つのバンクを並行してWRITEするよう選択することができます。複数のバンクに同一のデータを保存することにより、メモリコントローラはtRC遅延を最小限に抑えるためにどのバンクでデータを読むかを柔軟に決定することができます。

 マルチバンクWRITEは、SRAMのようなランダムREADを可能にする機能です。マルチバンクREFRESHは、これまで以上に柔軟なリフレッシュオーバーヘッド管理を可能にし、1から4のバンクを並行してリフレッシュすることができる機能です。また、クラムシェル設計のレイアウトを容易にするミラー機能にも対応しています。

はい。RLDRAM 3は新しいアーキテクチャーですが、DDR3とRLDRAM 2にはRLDRAM 3の導入や統合を容易にするために活用できる多くの機能があります。コマンドプロトコル、アドレス指定、ストローブスキームはRLDRAM 2と同じです。一方、I/O、ACタイミング、READトレーニングレジスタはDDR3のものと非常に似ています。

はい。マイクロンのグリーン・エンジニアリング・プログラムはRoHS指令を遵守しており、アジアやヨーロッパをはじめとする多くの国の環境保護基準に準拠しています。

マイクロンでは、JEDEC規格に準拠した部品またはそれ以上の部品を設計しています。規格が改定される都度、新しい仕様に合致するよう部品の設計を変更しています。そのような変更があった場合、お客様には製品変更通知（PCN）を送付してお知らせいたします。

LPDDR4XのI/O電圧（VDDQ）は1.1Vから0.6Vに引き下げられ、LPDDR4に比べてさらに消費電力が節減できています。LPDDR4Xの最大データレートはLPDDR4と同じままで、4266Mbos/pinです。また、LPDDR4XはシングルエンドCK/DQS機能にも対応しています。

LPDDR5のピン当たり最大データ転送速度は6400Mbpsと、LPDDR4（4266Mbps）よりも1.5倍速くなっています。同時に、エネルギー効率性（pJ/bit）も向上しました。他にも、LPDDR5には省電化を図る多くの機能が導入されています。詳細については、以下のテクニカルノートをご覧ください。

TN-62-02: LPDDR5インターフェース：LPDDR5インターフェースの説明およびLPDDR4Xとの違い
Rev. A – 4/19

TN-62-03: LPDDR5トレーニング：LPDDR5 SDRAMトレーニングの概要
Rev. A – 5/19

TN-62-04: LPDDR5クロッキング：LPDDR5クロッキングの説明（LPDDR4との簡単な比較結果も含む）
Rev. A – 5/19

TN-62-06: LPDDR5アーキテクチャー：LPDDR5アーキテクチャーの概要
Rev. A – 7/19

TN-62-07: LPDDR5 ZQキャリブレーション：LPDDR5 ZQキャリブレーションの概要
Rev. A – 12/19

TN-62-08: LPDDR5 NT ODT：LPDDR5 NT on-dieターミネーションについて
Rev. A – 7/19

ダイに関しては何の違いもありません。マイクロンがLPDRAM製品に「モバイル用」、「自動車用」、「組み込み型」と接頭辞をつけたのは、各市場セグメントに整合させるためです。「モバイル用」は、スマートフォンやタブレットのような携帯デバイスに使用します。「自動車用」は、自動車関連のデバイスに使用します。「組み込み型」は、一般的なコンピューターではなく、1つか2つの特別な機能のために設計されたコンピューターシステムで使用するものです。組み込み型の場合、デジタルテレビ、カメラ、セットトップボックスなどのデバイスに、LPDRAMを組み込みます。各市場セグメントには異なる製品要件（動作温度など）があり、部品番号に記載されています。実際の動作温度範囲については、それぞれのデータシートを参照してください。

動作温度
Blank = 商用温度
IT  = 産業用温度
AT = 自動車用温度
WT = ワイヤレス用温度
XT = 広範囲温度
UT = 超高低温度
ET = 極端な温度

製品仕様によって異なります。LPDRAMと標準SDR/DDRの価格を比較する場合、密度が決め手となります。また、LPDRAMはx16、x32、x64といった標準的な構成で提供されているため、現在2つのx16コンポーネントを使用したアプリケーションでx32バスに対応している場合などでは、全体的なBOMコストを引き下げることが可能です。2つの標準x16 DRAMの代わりに1つのx32 LPDRAMを使用することができるからです。価格の詳細については、現地の担当者にお問い合わせください。

LPDDR3では、バッテリー寿命とポータビリティが最適化されています。DDR3L-RSはDDR3LダイのIDD6（セルフリフレッシュ電流）低バージョンで、待機電力も向上し、価格とパフォーマンスのバランスがとれた価格を提供しています。

はい。LPDRAM部品は定格スピードグレードと同等の速度か、これよりも遅い速度で実行することができます。

マイクロンのLPDRAMは、消費電力が問題となる製品のために最適化された低電力デバイスで、最先端のテクノロジーとパッケージオプションを組み合わせ、スペース要件の達成とバッテリー寿命の拡張を実現しています。LPDRAMはDDR/SDRインターフェースと併せて提供しています。

マイクロンはこの急成長する市場への関心を高めており、今後も長期にわたってLPDRAMを製造していく予定です。また、密度の向上をめざして縮小化にも対応していきます。

マイクロンでは、幅広い密度とパッケージオプション（JEDEC準拠のFBGA、xMCP、パッケージ・オン・パッケージなど）による包括的なLPDRAM製品ポートフォリオを提供しています。マイクロンのグローバルなテクニカルサポートチームは、マイクロンの豊富なLPDRAM経験を活かし、お客様の迅速な設計市販のニーズに応じた専門性とサポートを提供しています。

eUSBとは、embedded universal serial bus（組み込みユニバーサルシリアルバス）の略で、USB業界基準に準拠したNANDフラッシュベースのメモリソリューションです。USBは複数のプラットフォームやオペレーティングシステムで広く採用されているインターフェースで、現在使用しているアプリケーション等のための低コストかつ効率的なデータ転送ソリューションを提供しています。

eUSBはNANDメモリを使用した完全管理ソリューションで、オンボードコントローラを介してすべてのメディア管理およびECC制御を内部で処理します。eUSBはお客様に完全なストレージソリューションを提供し、お客様のシステムに簡単に統合することができるため、市場化の時間を短縮することが可能です。

eUSBはグローバルウェアレベリングやダイナミックデータリフレッシュなどの豊富な管理機能を搭載したネイティブSLC NANDメモリを使用しており、卓説したパフォーマンスと信頼性の組み合わせを提供しています。

eUSBデバイスには、たいていのマザーボードに使われている業界基準の10ピンコネクターと互換性のある10ピン（2x5）USBメスコネクターがあります。PCB上に取り付け穴（内部のグランドに直結）があるので、システムボードへの安定した接続が可能です。 また、PCボードに追加の取り付け穴（製造工程のデパネリングで使用）があるため、必要に応じて予備の取り付け場所として活用することができます。

はい。マイクロンのeUSBは、オペレーティングシステムブートやメインストレージデバイスとして使用することができます。アプリケーションのBIOSはブートモード機能に対応している必要がありますが、過去5年の間に製造され、USB2.0に対応しているシステムならば、ほぼ問題はないでしょう。メインストレージとブートモードのいずれの場合でも、eUSBはシステム上で固定されたハードドライブとして認識されます。

はい。マイクロンが現在提供しているeUSBについては、部品カタログを参照してください。

マイクロンの最新世代であるeU500（eUSB 3.1）製品は、SMARTコマンドを使用して耐用年数データを取得する方法を提供しています。ただし、これより前の世代のeUSB製品は、ランタイムによる耐用年数データの取得に対応していません。

はい。マイクロンの最新世代であるeU500（eUSB 3.1）製品はUSB 2.0プロトコルとの互換性を持っています。eU500シリーズは、前の世代のe230と同じフォームファクター、電圧、コネクターに対応しています。マイクロンが現在提供しているeUSBについては、部品カタログを参照してください。

プレーナNANDフラッシュメモリは、メモリ業界の課題である微細化の限界に挑んだ製品です。 業界イノベーションは、高密度かつ低い容量単価のスケーリングを実現する最先端のNANDテクノロジーを必要とします。3D NANDは、密度の大幅な改善およびNANDフラッシュのコスト削減を達成しつつ、ムーアの法則に準拠したフラッシュストレージソリューションを可能にしています。

Intelとマイクロンが開発した3D NANDテクノロジーは密度とコスト面で飛躍的な改善を達成し、業界で初めて浮遊ゲートセルに使用される3D NANDとなりました。 この3D NANDによって、フラッシュデバイスは現在生産されている他のプレーナNANDダイよりも3倍の容量を持つことが可能になっています。また、第1世代はプレーナNANDよりも高い費用効果を実現しています。さらに、レイテンシーや耐久性を向上させるさまざまな機能があり、システムインテグレーションの容易化を促進しています。

マイクロンでは、パフォーマンスの向上や新規の機能を提供するために、さまざまな機能を統合しています。新規の機能には、新たなプログラミングアルゴリズムや電力管理モードなど、システムインテグレーションを容易にするものが含まれています。こうした機能の詳細については、FortisFlashを参照してください。

新しい3D NANDテクノロジーは浮遊ゲートセルを使用し、32レイヤーのフラッシュセルを垂直に重ねることで、標準パッケージに収まる256Gbのマルチレベルセル（MLC）と384Gbのトリプルレベルセル（TLC）ダイを実現しています。

グラフィックスDRAMは、極めて広い帯域幅の要件に対応するために設計されたDDR SDRAMの一種です。標準的なDRAMとは異なり、グラフィックスDRAMは通常、SoCとして同一のPCBと結合し、常にメモリコンポーネントごとに32 DQをサポートしています。グラフィックスDRAMは、グラフィックスカードやゲームコンソールを別として、ネットワーク、自動車、高性能コンピューティングなど、高帯域幅アプリケーションに使用されています。

前の世代のGDDR5と比べ、GDDR5Xは高い密度と低い外部電圧（1.35V）を実現しています。また、GDDR5に比べて2倍の帯域幅（10–16 Gb/s）を持ち、従来のディスクリートパッケージテクノロジー（FBGA）を維持しています。

はい、GDDR5XにはIEEE 1149.1に準拠したバウンダリスキャンがあります。

マイクロンは業界で初めてGDDR5Xの量産を開始したメモリサプライヤーです。

はい、GDDR5X SGRAM基準は2015年12月に初めてJESD232として公表されました。最新のJEDECリリース版はJESD232Aです。

いいえ、GDDR5Xはパッケージサイズが異なるため、GDDR5から直接交換することはできません。GDDR5は170-ball 0.8mm-pitch BGAパッケージですが、GDDR5Xは190-ball 0.65mm-pitch BGAパッケージとなっています。

グラフィックスDRAMは、極めて広い帯域幅の要件に対応するために設計されたDDR SDRAMの一種です。標準的なDRAMとは異なり、グラフィックスDRAMは通常、SoCとして同一のPCBと結合し、常にメモリコンポーネントごとに32 DQをサポートしています。グラフィックスDRAMは、グラフィックスカードやゲームコンソールを別として、ネットワーク、自動車、高性能コンピューティングなど、高帯域幅アプリケーションに使用されています。

前の世代のグラフィックスメモリに比べ、GDDR6は高い密度を実現しています。また、GDDR5と比べて2倍の帯域幅を持ち、GDDR5Xの速度を拡張しています。さらに、デュアルチャネルアーキテクチャーを採用しているため、GDDR5メモリアクセスサイズとの互換性を維持しつつ、パフォーマンスが大幅に向上しています。

いいえ。

はい。

はい、GDDR6にはIEEE 1149.1に準拠したバウンダリスキャンがあります。

マイクロンは、2年以上の設計、量産、テスト、アプリケーション学習で培ったGDDR5Xベース高速シグナルのノウハウをGDDR6製品に活用しています。そのため、マイクロンは、従来のメモリコンポーネントによる高速シグナル製品において、市場リーダーの地位を維持することができています。

はい、GDDR6 SGRAM基準は2017年7月に初めてJESD250として公表されました。

いいえ、GDDR6はパッケージサイズが異なるため、GDDR5やGDDR5Xから直接交換することはできません。GDDR5は170-ball 0.8mm-pitch BGAパッケージ、GDDR5Xは190-ball 0.65mm-pitch BGAパッケージですが、GDDR6は180-ball 0.75mm-pitch BGAパッケージとなっています。

お客様はこれまでと同じ電話番号とオフィスの住所で、担当者と連絡をとることができます。担当者は今後使用する新しいマイクロンのメールアドレスをお渡しすると思います。

2014年2月28日をもって、エルピーダの社名は「マイクロンメモリジャパン株式会社」、秋田エルピーダメモリは「マイクロン秋田株式会社」に変わりました。

現在、エルピーダをマイクロンに統合するプロセスを進めており、営業所の一部は変更される予定です。今後の詳細については、現地の営業担当者にお問い合わせください。

ご質問があればお客様の営業担当者にお尋ねください。何か問題があれば、営業担当者がお客様と十分に話し合い、できる限り解決できるよう尽力いたします。

求人情報については、www.micron.com/careersをご覧ください。

これまでと同じ営業担当者とカスタマーサービス担当者にご連絡ください。もし担当者に変更がありましたら、速やかにお知らせいたします。

エルピーダの製品情報はマイクロンのウェブサイト（www.micron.com）に掲載されています。マイクロンの部品カタログでエルピーダの部品を見つけやすいように、以下のヒントを参考にしてください：

• エルピーダの部品番号はすべて「E」で始まります。
• 部品カタログの部品は部品番号のアルファベット順にリストされているので、エルピーダの部品は部品カタログの冒頭部分に表示されます。
• 部品カタログはキーワードで検索することができます。部品カタログの上部にある検索条件のフィールドに、テクノロジー、密度、その他の特徴を入力し、検索対象を絞り込んでください。
• エルピーダの部品番号体系について詳しく知るには、「エルピーダ部品番号付けガイド」を参照してください。

注文部品番号は梱包媒体識別子（テープ＆リールまたはトレイ）を含めた番号になります。2013年12月に製品変更通知を発行しています。何か質問等がある場合には、営業担当者にお問い合わせください。

エルピーダの部品情報、部品カタログ、データシートに関しては、micron.com/elpidapartsにアクセスしてください。

現時点ではエルピーダブランドの製品に表示するロゴや部品マークを変える予定はありません。何か変更があるとしても、お客様への影響を最小限に抑えるよう尽力いたします。また、変更があり次第、適切なチャネルでお客様にお知らせいたします。

アカウントサポートチームから何かお知らせがない限り、そのまま審査をお続けください。サポートや認定に関して質問がある場合、マイクロンまたはエルピーダの技術担当者にお問い合わせください。

マイクロンの流通ネットワークには変更を行っています。マイクロンが認定するディストリビューターについては、「マイクロン認定ディストリビューターリスト」を参照してください。マイクロンの認定ディストリビューターはマイクロン製品とエルピーダ製品の両方を販売します。製品の注文に関して質問や問題がある場合、distribution@micron.comにメールでご連絡ください。担当者がすぐに対応いたします。今後、マイクロンの流通ネットワークに変更が生じる場合、お客様やディストリビューターと積極的に話し合い、サプライチェーンのニーズに対応してまいります。

• 両社の業務システムはマイクロンのSAP調達システムに移行しました。
• 発注書のレイアウトや番号付けは2014年3月から変更されます。
• エルピーダ／Rexchip社による発注書の未決済分（2014年2月28日から2014年3月7日まで）については、マイクロンの発注書と置き換えられる予定です。この発注書はエルピーダ／Rexchip社の発注番号を参照して作成されます。
• マイクロンの発注書に記載される請求先住所は、以前のエルピーダ／Rexchip社の住所とは異なる場合があります。2014年2月の第1週目に、新たな法人名と請求先住所を付した手紙をエルピーダ/Rexchip社のサプライヤー様に送付しています。
  • 法人名と請求先住所

• エルピーダの各事業体が締結している第三者契約は、マイクロンに譲渡されるか、最終的に解除されることになります。これによって影響を受けるサプライヤー様には連絡を差し上げる予定です。
• マイクロンの中核チームと元のエルピーダチームがこうした契約の処理に取り組んでいます。万が一、契約内容に影響が及ぶようであれば、マイクロンからご連絡を差し上げます。

マイクロンの取引条件がすべての購入に適用されます。通常、取引条件は発注書に記載されています。マイクロンメモリジャパンに関しては、通常、基本購入契約に取引条件が記載されています。ただし、エルピーダと締結した契約が存在するならば、契約内容が修正されるか終了しない限り、その契約条件が引き続き適用されるはずです。