デザインツール
メモリ

業界初の市場投入、何にも引けを取らない:世界初の232層NAND

ラース・ハインネック | 2022年6月

半導体産業は非常に面白いですが、同時に厳しい課題に直面し続けています。古い格言に「頂点に立つのも難しいが、そこに立ち続けるのはさらに難しい」というものがありますが、まさに的を射ています。論理回路、メモリ、ストレージなどのコンピューティング機器のさらなる進歩を実現するため、物理学、化学、製造、イノベーションの限界を押し広げるプレッシャーが絶え間なく存在しています。性能を高めながらも、より小型、高速、省電力、低コストとなるテクノロジーを構築することが、私たちが日々取り組んでいる課題です。新たなテクノロジーや市場初の製品で新たな水準に到達するときは、私たちの成果を振り替えるいい機会となります。

マイクロンは3D NANDテクノロジーの分野におけるリーダーとして長年認められています。直近では、業界初の176層交換ゲートNANDテクノロジーの増産でそれを証明しています。それ以降、携帯電話、クライアント、自動車、インテリジェントエッジ、データセンターなどのマイクロンのストレージポートフォリオや、さまざまなフォームファクタやインターフェーステクノロジーに対して先進テクノロジーを市場に幅広く投入し、高い業務遂行能力を示してきました。

しかし、176層テクノロジーを完成させ、実装が拡大してもなお、チームはNANDにおける一層の進歩を求めて開発に取り組みました。スコット・デボアとマイクロンのエグゼクティブスタッフが次世代の232層NANDテクノロジーについて発表し、2022年末までに量産を開始すると述べたときは、チームにとって非常に誇らしく感じる瞬間でした。

この発表が、業界初の232層3D NANDについての初の言及となり、現在、一部のCrucialブランドのSSDで販売されています。今年の後半には、このテクノロジーに基づいた製品がさらに販売される予定です。これまでよりも大容量かつ高密度、さらに1ビットあたりの消費電力とコストの低下を実現したストレージを提供します。

横に広げるのではなく、上に積み重ねる

小人数のテクニカル分野の聴衆とディスカッションをする際、「層が多ければ多いほど良い」というコンセプトを聴衆が容易に理解する様子をよく目にします。ですから、このような進歩の意味合いと与える影響を幅広く共有するのは良いことだと考えています。

3D NANDの層の場合には、層は多いほど優れています。不動産価格が高く人口過密な都市のビルを想像してみてください。人口増加に対応するために、横方向に敷地を増やして密度を増加させる方法は、不可能であるか、費用対効果が低い場合があります。その代替案として多くの都市で採用しているのは、同じ面積により多くのフロアと部屋数を持つ超高層ビルやマンションを建て、上方向に発達させる方法です。このアプローチであれば、収容人数の比率がより高くなります。同様の考えで、より効率的に空間を活用するため、駐車場スペースやビルの水道・空調システム設備をビルの地下に大規模に設置しているのでしょう。

 

茶色のデバイス

マイクロンの新たな232層設計は、私たちの好調かつ実績のある相補型金属酸化膜半導体(CMOS)アンダーアレイ(CuA)アーキテクチャーに基づいて構築されており、容量の増大、密度、性能、コスト面で向上を目的としたスケールアップアプローチを行えます。NANDのビットセルアレイを積み重ねて層を多くすることで、シリコン1平方ミリメートルあたりのビット数を増やし、ビットあたりのコストを抑えながら密度の増加を実現しています。

市場に初めて投入するこの232層テクノロジーは、マイクロンの大量生産される第6世代NANDを代表する存在です。飛躍的に進んだ多層化とCuAテクノロジーを組み合わせ、1チップという非常に小さなフットプリントで最大1Tbという超大容量のストレージを実現しました。その結果、232層NANDデバイスのエリアごとのビット密度が前世代の176層と比較して45%以上高くなり、能力が驚くほど向上しているのです。また、密度の増加により、フォームファクタパッケージも向上します。例えば、新しい11.5mm×13.5mmのパッケージは、前世代のチップ向けのパッケージよりも28%小さくなりました。これらのことからわかるのは、より多くデバイスのタイプで、大容量かつ高性能なストレージを搭載できるようになったということです。

性能の向上とより良いサービス品質を求めて

密度の増加はほんの始まりにすぎません。業界最多層であることに加えて、232層NANDは最高速でもあります。転送速度が2,400MT/秒であるオープンNANDフラッシュインターフェース(ONFI)の増加がこの要因の1つとなっており、これも業界をリードするものです。前世代のテクノロジーと比較すると50%高速化しています。帯域幅も両方向で向上し、前世代の176層NANDと比較すると、書き込み帯域幅は最大で100%、読み取り帯域幅は75%以上向上しています。

ストレージを改善し、性能を利用できるようにするには、3D NANDデバイスのパーティションを6プレーンにし、パフォーマンスの向上につながる並列性を高める必要がありました。今日市場に出ているNANDデバイスの多くが備えているのは2プレーンのみです。現在最先端の設計であっても、プレーナ型の4パーティションでコマンドやデータフローを振り分けています。マイクロンが6プレーントリプルレベルセル(TLC)を市場に提供した最初の企業となります。

1ダイあたりで見ると、並行性の増加により、NANDデバイスに対して同時に発行できる読み取り・書き込みコマンドがより多くなり、シーケンシャルとランダムアクセスでの読み取り書き込み両方の性能が改善しています。その結果、6プレーンアーキテクチャーでは、これに対応する新たな232層NANDの独立したワード線の数と相まって、読み取り・書き込みコマンド間の衝突が減少し、サービス品質(QoS)も向上しています。高速道路のように、より多くのレーンによって輻輳を減らし、一定領域内のトラフィックの流れを改善しています。

これまでにない高さを征服する

3D NANDフラッシュにただ層を増やすのは簡単に思えますが、実はそうではありません。このようなデバイスは製造が難しく、元となるウエハーをダイやチップに仕上げるには、何百もの個別のプロセスを経る必要があります。

層を高く積み重ねていくうえで、おそらく最も大きな課題となるのは、層を上下に重ねて均一に構築する際の難しさです。しかし、この均一な構築は、すべての層をしっかりと並べ、ピラーを接続するには欠かせません。さまざまな課題がありますが、その中でも、いくつか例を取り上げてみます。

  • 垂直方向のワード線層の間の距離を短くすると、セル間の容量性カップリングが高くなってしまい、これを克服する必要が出てきます。
  • ピラーエッチング機能のプロセスの課題は、積層数が多いため、すぐに倍増するところです。
    マイクロンでは、極めて高度なエッチング技術とパターニング技術を採用することで、高アスペクト比の構造と高効率なリプレースメントゲートプロセスを実現し、部品の性能を向上しています。

「チームビルディング」

このような困難を乗り切るには、設計、テクノロジー開発、システムイネーブルメント、ウエハー製造、テスト、パッケージの代表者による緊密なチームと、その他多くのサポート機能が必要です。このような機能横断チームを最適化することが、複雑なソリューションを成功させる重要な鍵となります。設計とテクノロジーの協調最適化の観点から、どのようなプロセスの影響があるかやどのように設計を調整すれば堅牢性が増すかを知ることは重要です。例として、3D NANDでは、コントローラのプログラムサイクルを向上するため、高度なデータ管理とエラー修正が必要です。プロセスにばらつきがあるため、電気、出力、温度の規格を信頼性をもって満たせるようにするには、適切なフロアプラン設計とモデリングが重要なのです。

革新的な半導体の試作品を作ることも非常に難しいのですが、3D NANDに増産をかけ、大量生産を行うことはさらに困難です。3D NANDのセルは連続して垂直上に構築されるため、1つのセルの欠陥が一連のセルの性能に影響を与えかねません。高アスペクト比のエッチング機能には極めて高い精度が求められ、高度な不純物制御を行って欠陥を減らすのと同時に、電子移動度と伝導性を高めて問題の減少に取り組む必要があります。

マイクロンには、このようなイノベーションを推進する素晴らしい社内ノウハウがある一方で、製造業のOEMベンダーや、材料メーカー、サプライヤーと緊密にコラボレーションして、超微細なメモリセルを精密に製造できるようソリューションを確立しています。

SSDを手にする日はもうすぐです

232層NANDは、デバイスからクラウド、インテリジェントエッジまで、これまで続いてきた生活のデジタル化における重大な分岐点を象徴するものです。最も初期の携帯電話のカメラテクノロジーから、タブレット、薄型軽量ノートパソコン、そしてウェアラブルの導入をサポートした能力により、ソリッドステートストレージテクノロジーはテクノロジーの進化において中核的な実現技術であり続けてきました。アプリケーションやデータを格納する技術がなければ、テクノロジーの進歩は阻まれてしまいます。

私のチームは「業界初の市場投入、何にも引けを取らない」という表現を好みます。この表現がリーダーシップへの責任を反映しているからです。積層数において次々と進歩を重ね、マイクロンはストレージ密度の増加、エネルギー効率の向上、1ビットあたりのコストの低下を実現しました。このような改善によって、デジタル化や最適化、自動化の新たな機会が開かれます。マイクロンは、デザイン、プロセス、製造の卓越性の限界を継続的に突破し、テクノロジーにおけるリーダーシップを維持しています。このテクノロジーをもってマイクロンは水準を明確に引き上げてきており、また、このテクノロジーが新たな製品イノベーションの驚くような高まりを引き起こすことを楽しみにしています。

VP, DEG Technology

Lars Heineck

Lars Heineck, VP of Advanced NAND Technology at Micron, received an M.S. degree in Microsystems Technology from the Technical University of Chemnitz in Germany in 1995. He has 27 years of industry experience, including 20 years in DRAM and several years in NAND, CMOS logic and Advanced Packaging. After working with Siemens, Infineon and Qimonda in France and in Germany, he joined Micron in 2009 (Fab 4 TD), working on several Memory Technologies in multiple leadership roles across Process Integration, Process Development and TSV based Packaging. After joining Micron, he worked at several locations: in the U.S., Japan and Germany, presently he is based in Boise, Idaho. Since 2019 he is leading the Micron Advanced NAND Technology Team. Lars currently holds 37 active US Patents.