LPDDR6：データセンター向けのスケーラブルで省電力なメモリ

はじめに
 

低消費電力DRAM（LPDRAM）は、もはやモバイル用途にとどまらず、現在では最新のデータセンターアーキテクチャーを支える中核的な構成要素となっています。ハイパースケール事業者が汎用コンピューティング（GPC）と人工知能（AI）の両方のワークロードを拡大する中、メモリシステムには、ラックレベルで電力や熱の制約がますます厳しくなる状況において、大容量、持続的な帯域幅、予測可能なレイテンシー、高い信頼性、優れた電力効率を同時に実現することが求められています。

Metaのデータセンタープラットフォームにも、こうした変化が表れています。従来型のサービス（データベース、キャッシュ、仮想化、マイクロサービス）から、最新のAIワークロード（推論、レコメンデーションシステム、ランキング、新たな生成モデル）に至るまで、メモリ容量とエネルギー効率は、システムのスケーラビリティを左右する主要な制約要因となっています。多くの導入環境では、ワットあたりの性能、ラックあたりの密度、リクエストあたりのコストを左右する最大の制約要因は、コンピュートではなくメモリです。

LPDDR6は、単にLPDDR5Xを高速化した後継規格ではありません。LPDDR6では、サーバー用途を見据えたアーキテクチャー機能が導入され、x6データ幅など、導入環境レベルでアクセスを協調させるモードが利用可能になります。これにより、ベクトル化されたAI推論ワークロードにおける実効帯域幅効率と電力効率が向上するとともに、ハイパースケール環境の要件に直接対応する信頼性機能が実現します。こうした機能強化により、LPDDR6は、大規模なデータセンター環境で求められる運用性、信頼性、持続可能性の要件を満たしながら、容量と帯域幅を効率的に拡張できます。

本稿では、以下の点に焦点を当てます。

• データセンターでLPDDR6が必要とされるようになった背景
• Metaのようなハイパースケーラーにとって特に重要なLPDDR6の機能
• それらの機能が実際のアプリケーションにもたらすメリット
• Metaによる採用が、より広範なデータセンターエコシステムに示す意味

LPDDR6がデータセンターのアーキテクチャーに適している理由
 

ハイパースケーラーがメモリを選定する際に重視するのは、単体でのピークベンチマーク性能ではなく、フリート全体の効率とシステム全体の最適化です。LPDDR6の採用を後押しする要因は、GPCとAIの両方のワークロードに共通しています。

• 大規模環境でも予測可能なパフォーマンス：
  ハイパースケールプラットフォームでは、ピーク帯域幅よりも、安定したテールレイテンシーとスループットが重視されます。
  LPDDR6のアーキテクチャー変更により、並行処理能力が向上し、リフレッシュによる干渉が低減されるとともに、実際のワークロードにおける実効帯域幅が向上します。
• サーバークラスの信頼性と可観測性：
  ハイパースケール環境では、サイレントデータ破損、コマンド／アドレスエラー、ロウハンマーの影響は許容できません。
  LPDDR6では、低消費電力メモリをデータセンターの運用要件に適合させるために、信頼性、可用性、保守性（RAS）機能が強化されています。
• エネルギー比例性：
  現在では、メモリの消費電力がラックレベルのエネルギー消費に占める割合も大きくなっています。
  LPDDR6では、動作電圧、新たな動的電圧周波数スケーリング（DVFS）、効率モードの改善により、ワークロードの需要に応じてメモリのエネルギー消費を調整できます。これは、常時稼働するサービスや、負荷が突発的に増減する推論トラフィックにとって特に重要です。
• 容量主導のスケーリング：
  GPCワークロードでは、大規模なインメモリワーキングセット（キャッシュ、データベース、仮想化環境）への依存が高まっています。一方、AI推論ワークロードでは、長期間保持されるキーバリュー（KV）キャッシュ、エンベディング、モデルの状態情報が必要になります。
  LPDDR6では、消費電力やランク構成の複雑さを比例して増大させることなく、ノードあたりのメモリ密度を高めることができます。

LPDDR6：データセンター向けのスケーラブルで省電力なメモリ

以下に示すLPDDR6のアーキテクチャーと設計上の進化は、フリート全体の効率、スケーラビリティ、信頼性に大きく関わるため、データセンター用途において重要なポイントとなります。

高性能化と大容量化

ピンあたりのデータレート向上（10.7→14.4Gb/秒のロードマップ）：
 

• 変更点：LPDDR6では、ピンあたりの信号速度が10.7Gb/秒に引き上げられ、ロードマップでは14.4Gb/秒までの拡張が予定されています。そのため、インターフェース幅を広げるのではなく、信号伝送効率を高めることで帯域幅を拡大できます。
• なぜこれがデータセンターにとって重要なのか：ワットあたりの帯域幅を向上させるとともに、PHYの拡張に伴う負担を軽減します。PHYの消費電力やピン数を増やすことなく、ソケットおよびラックレベルでメモリ容量と総帯域幅を拡大していくうえで、これはますます重要になります。
• アプリケーションへの影響：ランキング、検索、モデルサービングなど、帯域幅性能の影響を受けやすいワークロードで、ワットあたりのスループットが向上します。

サーバー向けに最適化されたx6モード：
 

• 変更点：LPDDR6では、非バイナリのインターフェース幅がx16からx24へ拡張されるとともに、データセンターの要件に特化して設計されたx6サブチャネルモードが追加されています。このより狭いx6構成は、データセンターにおける2つの相補的な目的に対応します。第一に、容量拡張の面では、x6によってダイあたりのインターフェース幅を狭くすることで、1つのパッケージに搭載できるメモリダイの数を増やし、コンポーネントあたり、およびチャネルあたりのメモリ容量を拡大できます。第二に、サーバー向けアーキテクチャーの面では、x6によって複数の独立したサブチャネルへのアクセスを協調させ、メモリコントローラ上でより広い論理トランザクションインターフェースを構成できます。これにより、各サブチャネルへ完全に独立してアクセスする場合と比べ、より少ないDRAMコマンドシーケンスで、より大きな論理トランザクションを処理できます。
• なぜこれがデータセンターにとって重要なのか：AI推論では、より大きな常駐メモリ容量と、ベクトル化されたメモリトラフィックのより効率的な転送の両方がますます求められています。ロングコンテキストKVキャッシュ、エンベディングテーブル、推論時にメモリ上に保持されるモデルの状態情報によって、必要なメモリ容量は増え続けています。一方、一般的な推論時のデータ転送は、64～256バイトの範囲に収まることが多くあります。x6構成では、パッケージ密度とチャネルあたりの容量を高めることができるため、LPDDR6はこの両方の要件に対応できます。さらに、多数の細粒度トランザクションに伴うコマンドオーバーヘッドを削減することで、ワットあたりの実効帯域幅も向上します。プラットフォームレベルでは、LPDDR6 SOCAMM2によって、保守が可能で容量を拡張できるモジュールが提供されるため、LPDDR6の導入がさらに容易になります。モジュール容量は512GBや、さらにそれを超える容量に向けて拡大が進んでおり、AI学習および推論ワークロードで増大するメモリ容量の要件に直接対応します。
• アプリケーションへの影響：転送される有効バイトあたりのコマンドオーバーヘッドを削減することで、ロングコンテキストKVキャッシュやエンベディング関連の常駐データなど、大規模なインメモリ推論データセットに対する持続的な実効帯域幅が向上します。大容量化したLPDDR6を導入する環境では、これにより推論リクエストあたりのメモリ消費エネルギーを削減し、テールレイテンシー特性を改善できます。そのため、電力制約の厳しいハイパースケール環境において、LPDDR6の優位性がさらに高まります。

柔軟な32B／64Bアクセスに対応するBL24：
 

• 変更点：LPDDR6では、バースト長（BL）がLPDDR5のBL16からBL24へと延長されています。また、サブチャネルあたり32バイトのトランザクションに対応し、必要に応じて64バイトのアクセスに集約できるパケットフォーマットが定義されています。これにより、メタデータや保護用に追加ビットを使用できるほか、コントローラ側で2つの32バイトアクセスを1つの64バイト論理アクセスに集約することもできます。
• なぜこれがデータセンターにとって重要なのか：サーバーCPUやアクセラレーターで一般的な、キャッシュラインに整列されたサーバーワークロードの効率を高めるとともに、コマンドオーバーヘッドを削減します。
• アプリケーションへの影響：GPCとAIの両方のワークロードで、コマンドオーバーヘッドを削減し、効率を向上させます。

電力効率とエネルギー比例性

強化されたDVFSを備えたデュアルレール・コア電源（VDD2C／VDD2D）：
 

• 変更点：コア電源電圧の低減、電源レールの分離（VDD2C／VDD2D）、および新たな動的電圧周波数スケーリング（DVFS）。LPDDR6では、LPDDR5Xと比べてコア動作電圧を低減するとともに、VDD2CとVDD2Dからなるデュアルドメイン・コア電源を採用しています。新しいDVFSでは、VDD2CとVDD2Dの電圧を動的に変更でき、高データレートでの動作時には+25mV、低データレートでの省電力動作時には-25mVの電圧差を適用できます。LPDDR5Xメモリとは異なり、電圧の切り替え中もトラフィックを継続できます。
• なぜこれがデータセンターにとって重要なのか：メモリの消費電力を固定するのではなく、利用率に応じて調整できます。特に、ラックレベルで厳しい電力制限のもと運用されるデータセンターでは、エネルギー比例性の向上によって、利用可能な演算密度を高めるとともに、フリート全体でトランザクションあたりのエネルギー消費を削減できます。
• アプリケーションへの影響：負荷が変動するサービスや推論トラフィックにおいて、リクエストあたりのエネルギー消費を低減します。

動的効率モード（シングルサブチャネル動作）：
 

• 変更点：LPDDR6では、帯域幅の需要が低いときに1つのサブチャネルをゲーティングすることでI/O動作を抑えたメモリアクセスを可能にする動的効率モードをサポートしています。アクティブなサブチャネルを制限してスイッチング動作を減らすことで、コアとPHYの両方の消費電力を低減できます。
• なぜこれがデータセンターにとって重要なのか：このモードは、負荷が突発的に増減したり、時間帯によって利用率が変動したりするデータセンターサービスに特に有効です。このようなサービスでは、平均メモリ使用率がピーク需要に合わせて確保された容量を大幅に下回ることがあります。
• アプリケーションへの影響：キャッシュを多用するGPCサービスや、負荷の軽い推論ノードにおけるバックグラウンド消費電力を低減します。

リフレッシュの最適化（デュアルバンク・リフレッシュ）：
 

• 変更点：LPDDR6では、リフレッシュ処理とアクティブなメモリトラフィックとの干渉を低減するデュアルバンク・リフレッシュコマンドが導入され、リフレッシュによる大きなストールの発生を抑えます。
• なぜこれがデータセンターにとって重要なのか：メモリ容量が増大するにつれて、リフレッシュのオーバーヘッドは、レイテンシーのばらつきや帯域幅の低下を引き起こす要因として無視できなくなります。リフレッシュに起因するストールを減らすことで、継続的に負荷がかかる状況でもメモリアクセスのレイテンシーを予測しやすくなります。これは、テールレイテンシーの影響を受けやすいアプリケーションにとって重要です。
• アプリケーションへの影響：継続的なワークロードでも、レイテンシーとスループットの予測可能性が向上します。

信頼性、可用性、保守性（RAS）
 

ハイパースケールデータセンターでは、長時間の連続稼働、大規模な常駐ワーキングセット、継続的な推論トラフィックという環境下でも、メモリサブシステムのデータ整合性を維持する必要があります。AI推論ワークロードでは、モデルパラメーターやKVキャッシュの状態をメモリ上に長時間保持することが多いため、サイレントデータ破損、ロウディスターバンスの影響、コマンド／アドレスの整合性に関する障害の影響を受けやすくなります。LPDDR6では、信頼性と可観測性の両方を高める複数のアーキテクチャー機構を導入し、低消費電力メモリの動作をデータセンターの運用要件に適合させています。

2ビットエラー（DBE）検出に対応したオンダイ・エラー訂正コード（ECC）およびエラーチェック／スクラビング（ECS）：
 

• 変更点：LPDDR6では、マルチビットエラーの検出と定期的なエラースクラビングに対応する、強化されたオンダイECC機能を採用しています。これらの機能により、特定のデバイス内部の障害を、メモリサブシステム内でさらに伝播する前に訂正または検出できるため、DRAMセル内部の信頼性が向上します。
• なぜこれがデータセンターにとって重要なのか：モデルウェイトやKVキャッシュなど、長時間保持されるAI推論の状態情報は、一時的なメモリエラーと蓄積するメモリエラーの両方の影響を受けやすくなります。オンダイECCによってデバイスレベルの耐障害性は向上しますが、それだけでシステムレベルの完全な訂正能力が得られるわけではありません。データセンタープラットフォームにおけるより重要な利点は、DRAM側のエラー処理を強化することで、プラットフォーム側で対処する必要のある障害の発生率を低減できることです。そのうえで、プラットフォームレベルのテレメトリーやECCポリシーに基づき、サービスを継続するか、メモリページを使用停止にするか、ワークロードを移行するか、メンテナンスを実施するかを判断できます。
• アプリケーションへの影響：定期的なエラー訂正とエラーの可視性向上により、長時間にわたる推論環境でのサイレントデータ破損のリスクを低減します。これにより、プラットフォームレベルのテレメトリーに加え、メモリページの使用停止、ワークロードの移行、予防的なノード保守といったフリートレベルの是正措置が可能になり、長時間にわたる推論環境での予防保守を支援します。

行単位アクティベーションカウント（PRAC）：
 

• 変更点：LPDDR6では、ロウハンマーの影響に伴うディスターバンス起因の障害を軽減するため、行のアクティベーション頻度をハードウェアで追跡する機能を採用しています。
• なぜこれがデータセンターにとって重要なのか：より長いコンテキストに対応する推論ワークロードを支えるため、データセンターノードのメモリ密度が高まるにつれて、頻繁にアクセスされるメモリ領域への繰り返しアクセスによって、隣接する行でディスターバンスエラーが発生するリスクが高まる可能性があります。
• アプリケーションへの影響：PRACにより、頻繁にアクセスされる推論状態で発生するロウディスターバンス起因のデータ破損リスクを低減できます。これにより、パフォーマンスに影響を及ぼす可能性のある過度に保守的なシステムレベルの対策を最小限に抑えながら、推論サービスにおけるテールレイテンシーの予測可能性を向上させます。

コマンド／アドレス（CA）パリティチェック：
 

• 変更点：LPDDR6では、コマンドおよびアドレスの信号経路をパリティで保護できます。
• なぜこれがデータセンターにとって重要なのか：コマンド／アドレスの整合性に関する障害は、誤ったメモリ動作を引き起こし、システム全体にわたるサイレントデータ破損につながる可能性があります。また、このような障害は、データパスのECC機構では直ちに検出できない場合があります。
• アプリケーションへの影響：大規模なフリートにおける可観測性が向上し、障害の切り分けを迅速化できます。

パケットレベルのメタデータとリンク保護：
 

• 変更点：保護およびテレメトリー用の追加ビット。
• なぜこれがデータセンターにとって重要なのか：プラットフォームレベルの監視および検証との、より緊密な連携が可能になります。
• アプリケーションへの影響：根本原因の分析を迅速化し、フリート全体の信頼性を向上させます。

障害の影響範囲を限定する分離機能：
 

• 変更点：LPDDR6のRAS機能をプラットフォームレベルのECCアーキテクチャーと組み合わせることで、障害の影響範囲を限定する分離機能を実現できます。これにより、特定のDRAM障害が広範囲または不明瞭な破損パターンとして現れるのを防ぎ、データフェッチ内の限られた領域に影響を抑えることができます。実用上の重要な目的は、外部から認識される障害領域を、高度なSoC ECCアルゴリズムで訂正可能な粒度に限定することです。たとえば、障害領域を8ビットに限定し、より広いフェッチでは16ビットまたは32ビットの限定領域まで拡張できるようにします。これにより、障害がより大きな訂正不能エラーへと拡大するのを防ぎ、システムレベルで訂正できる可能性を高めます。
• なぜこれがデータセンターにとって重要なのか：障害範囲が限定されていない場合、局所的なDRAM欠陥が、システムレベルのECCの訂正能力を超えるパターンとなって、より広いフェッチ範囲に現れる可能性があります。その結果、検出された訂正不能エラー（DUE）やサイレントデータ破損（SDC）が発生し、気づかれないままアプリケーションの状態情報にまで伝播するおそれがあります。データセンターでは、メモリ障害を検出可能かつ訂正可能な状態に保つことが重視されます。これにより、ログ記録、影響を受けたメモリページの隔離、ワークロードの退避、計画的な保守といった自動復旧処理を、ノードやラック全体に障害を連鎖させることなく実行できます。これは、KVキャッシュやモデルパラメーターなど、長時間保持される推論用データをメモリに格納する場合に特に重要です。
• アプリケーションへの影響：障害の封じ込めを強化することで、重要なワークロードの実行中にサイレントデータ破損や訂正不能エラーが発生する可能性を低減し、サービスの継続性を高めます。これは、長時間にわたるAI学習やメモリ集約型のAIワークロードで特に重要です。このような環境では、1件のメモリ障害によってチェックポイントのロールバック、繰り返しの再計算、モデルの状態情報の破損が発生し、時間やエネルギーを浪費するとともに、フリート全体の効率を大きく低下させる可能性があります。

カーブアウトを備えた高性能な並列メタデータ：
 

• 変更点: LPDDR6のパケットフォーマットは、メタデータや保護用に追加ビットを割り当てられる柔軟性を備え、細粒度のトランザクションをサポートします。メタデータ・カーブアウトでは、メモリ容量や帯域幅の一部を、SoCベースの高度なECCアルゴリズムによるエラー訂正のために確保できます。これにより、過度なパフォーマンスオーバーヘッドを発生させることなく、エラー訂正機能を実装できます。
• なぜこれがデータセンターにとって重要なのか：フリート規模の導入環境では、エンドツーエンドの可観測性、より強力な障害復旧機能、AIやGPCのワークロードが継続する状況でも予測可能なパフォーマンスを実現できるメモリサブシステムが必要です。LPDDR6の並列メタデータ用カーブアウトにより、実効ペイロード帯域幅を低下させることなく、常時稼働するSoCレベルの高度なECC、保護信号、テレメトリー転送を実現できます。これにより、ハイパースケールプラットフォームでは、予測可能なスループットを維持しながら、DRAM内部のECCだけでは対応できない範囲まで訂正能力を強化できます。その結果、障害分離の改善、根本原因分析の迅速化、フリート全体の運用信頼性向上につながります。
• アプリケーションへの影響：高性能な並列メタデータ転送を常時利用できるようにすることで、オーバーヘッドを抑えながら、より高度な監視と保護信号を利用できます。これにより、予測可能な推論パフォーマンスを維持しつつ、エラー訂正能力と信頼性を向上させます。

まとめ：データセンター向けメモリアーキテクチャーとしてのLPDDR6

データセンターでは、汎用コンピューティング、大規模なAI推論、分散サービスなど、扱うワークロードがますます多様化し、その規模も拡大しています。こうした中、メモリアーキテクチャーは、システムの効率、スケーラビリティ、信頼性を左右する重要な制約要因となっています。LPDDR6は、汎用コンピューティングとAIワークロードの双方に適した、バランスの取れたソリューションを提供します。

LPDDR6は、低消費電力メモリが持つ電力効率と高密度化のメリットをさらに伸ばしながら、ハイパースケール環境への導入に必要なサーバークラスのアーキテクチャー機能とRAS機能を備えています。2つの独立したサブチャネル、柔軟なアクセス粒度、高密度化に対応するスケーリングモード、構造化された電源レール、強化された信頼性機能により、実効性能の向上、データ整合性の強化、エネルギー比例性の向上を総合的に実現します。

特に、LPDDR6のx6アクセスモードは、モバイル向けに最適化された細粒度のメモリトランザクションから、AI向けに最適化されたベクトル幅のアクセスへの移行を示しています。これにより、Metaのようなハイパースケーラーは、LPDDR6を単なる低消費電力DDRの代わりではなく、フリート全体でワットあたりの実効帯域幅を向上させる、推論向けに最適化された大容量メモリ階層として導入できます。

MetaによるLPDDR6の採用は、データセンター業界が進む方向を明確に示しています。低消費電力メモリは、サーバー向けのアーキテクチャーとして設計することで、スケーラブルで持続可能なデータセンターインフラストラクチャーを支える基盤になりつつあります。より広い視点で見ると、LPDDR6の採用は、サーバーの要件を念頭に設計された低消費電力メモリが、スケーラブルで持続可能なデータセンターインフラストラクチャーの基盤として重要な役割を果たし得るという認識が、業界全体で高まっていることを示しています。LPDDR6によって、LPDRAMはニッチな代替手段ではなく、DDRやHBMと並んで最新のメモリ階層を構成する、補完的かつますます重要な要素として位置づけられます。

参考資料
 

1. Micron Technology、「The Role of Low-Power (LP) Memory in Data Center Workloads（データセンターワークロードにおける低消費電力（LP）メモリの役割）」、2025年。https://assets.micron.com/adobe/assets/urn:aaid:aem:5a10a15d-ae6c-40f9-8fc2-e522e7c6749f/renditions/original/as/lp-in-data-center-technical-brief.pdf
2. Micron Technology、「LPDDR at Scale: Enabling Efficient LLM Inference Through High-Capacity Memory（大規模環境におけるLPDDR：大容量メモリによる効率的なLLM推論の実現）」、2025年。https://www.micron.com/content/dam/micron/global/public/products/memory/mobile-dram/lpddr5/documents/lpddr-at-scale-llm-inference-white-paper.pdf
3. NeevCloud、「How Much GPU Memory Is Needed to Run a Large Language Model（大規模言語モデルの実行にはどの程度のGPUメモリが必要か）」、2025年8月28日。https://blog.neevcloud.com/how-much-gpu-memory-is-needed-to-run-a-large-language-model-learn-more-here
4. Zhang他、「Efficient Long-Context LLM Inference via KV Cache Clustering（KVキャッシュクラスタリングによる効率的なロングコンテキストLLM推論）」、arXiv preprint arXiv:2506.11418、2025年6月13日。https://arxiv.org/abs/2506.11418
5. Mutlu他、「A Modern Primer on Processing in Memory（プロセシング・イン・メモリに関する現代的な入門）」、IEEE Computer Magazine、2022年。https://ieeexplore.ieee.org/document/9599719
6. JEDEC Solid State Technology Association、「LPDDR6 Standard (JESD209-6)（LPDDR6規格（JESD209-6））」、2025年7月。
7. Schroeder, B.、Pinheiro, E.、Weber, W.、「DRAM Errors in the Wild: A Large-Scale Field Study（実環境におけるDRAMエラー：大規模フィールド調査）」、『第11回 コンピュータシステムの計測とモデリングに関する国際共同会議（SIGMETRICS）論文集』、2009年。https://research.google/pubs/pub35162/
8. Kim, Y.、Daly, R.、Kim, J.他、「Flipping Bits in Memory Without Accessing Them: An Experimental Study of DRAM Disturbance Errors（メモリにアクセスせずにビットを反転させる：DRAMディスターバンスエラーに関する実験的研究）」、『第41回 コンピュータアーキテクチャーに関する年次国際シンポジウム（ISCA）論文集』、2014年。https://users.ece.cmu.edu/~yoonguk/papers/kim-isca14.pdf
9. Pope, R.、Kolouri, S.、Rostamizadeh, A.他、「Efficiently Scaling Transformer Inference（Transformer推論の効率的なスケーリング）」、『機械学習とシステム会議（MLSys）論文集』、2022年。
   https://proceedings.mlsys.org/paper_files/paper/2023/file/c4be71ab8d24cdfb45e3d06dbfca2780-Paper-mlsys2023.pdf
10. Open Compute Project Foundation、「Modular Memory System Architecture for Data Center Platforms（データセンタープラットフォーム向けモジュール型メモリシステムアーキテクチャー）」、2023年。https://www.opencompute.org/projects/server/open-chiplet-economy/